[ČE] Číslicová elektronika

BCKIS

[ČE] Číslicová elektronika

Výsledky vzdelávania:

Informačný list predmetu
Vysoká škola: Žilinská univerzita v Žiline
Fakulta: Riadenia a informatiky
Kód predmetu: 5BF118Názov predmetu: číslicová elektronika (ČE)
Druh, rozsah a metóda vzdelávacích činností:
Týždenný počet hodín výučby vo forme prednášky,
cvičenia, semináre, klinickej praxe
Prednášky: 2.0 Cvičenia: 0.0 Lab.cvičenia: 2.0
Metóda, akou sa vzdelávacia činnosť uskutočňujeVýučba sa uskutočňuje prezenčne
Metódy dosiahnutia výsledkov vzdelávania
Počet kreditov: 5.0
Záťaž študenta: hodín
Špecifikácia záťaže:
Odporúčaný semester/trimester štúdia: 2. ročník, letný semester
Stupeň štúdia: 1.
Podmieňujúce predmety:
Prerekvizity:

Korekvizity:
Podmienky na absolvovanie predmetu:
Priebežné hodnotenie:
- Semestrálna práca (max. 30 bodov)
- Aktivita na cvičeniach (napr. vyriešenie špecifických úloh) – max. 10 bodov

Záverečné hodnotenie:
Podmienkou pre úspešné absolvovanie predmetu je získanie minimálne 61 zo 100 bodov za prácu v semestri a vykonanie skúšky z predmetu. Skúška je písomná, úlohy budú zamerané tak na praktické riešenie príkladov ako aj na preukázanie teoretických vedomostí.
Výsledné hodnotenie predmetu:
100 - 92 bodov A
91 - 84 bodov B
83 - 76 bodov C
75 - 68 bodov D
67 - 61 bodov E
60 a menej bodov Fx

Pre prihlásenie na skúšku musí študent dosiahnuť - bodov.
Výsledky vzdelávania:
Štúdiom predmetu študent získa základné poznatky z oblasti kombinačných a sekvenčných logických systémov, ktoré mu umožňujú ich použitie pri analýze a syntéze jednoduchých číslicových systémov.
Štúdiom predmetu študent získa základne vedomosti o návrhu kombinačných a sekvenčných obvodov na základe opisu architektúry v jazyku VHDL.

Stručná osnova predmetu:
Prednášky:

1. Terminológia, definícia pojmov. 2. Popis kombinačných systémov. 3. Normálne formy Boole-ovej algebry a ich výpis z máp. 4 - 5. Shannonov rozvoj a univerzálne logické moduly. Multiplexory, demultiplexory, dekodéry, kodéry, hodnotové komparátory, sčítačky, generovanie a kontrola parity, logické posuvy. 6. Základné paralelné a sekvenčné príkazy jazyka VHDL. 7 - 8. Popis činnosti synchrónnych automatov v intenciách jazyka VHDL na úrovni registrových prenosov. 9. - 13. Synchrónne sekvenčné funkčné bloky (registre, čítače a ich aplikácie), analýza a syntéza synchrónnych obvodových automatov).

Cvičenia: Nasledujú program prednášok, pričom ich ťažiskom je návrh číslicových systémov, ich simulácia a implementácia v obvodoch FPGA.
Odporúčaná literatúra:
Peter Ševčík, Ján Kapitulík: Moderné prostriedky implementácie metód číslicového spracovania signálov II, Žilinská univerzita 2013, ISBN 978-80-554-0676-3
Gubiš, P.: Logické siete, VŠDS, 1985.
Jamrich, V. : Časti číslicových zariadení. ES VŠDS Žilina, 1990.
Matoušek D.: Číslicová technika - základy konstruktérske praxe, BEN - technická literatúra, Praha, 2001, ISBN 80-7300-025-3.
Pinker J., Poupa M.: Číslicové systémy a jazyk VHDL, BEN - technická literatúra, Praha, 2006, ISBN 80-7300-198-5
Jazyk, ktorého znalosť je potrebná na absolvovanie predmetu: slovenský/anglický
Poznámky:
Hodnotenie predmetov:
Celkový počet hodnotených študentov: 0
ABCDEFX
0 %0 %0 %0 %0 %0 %
ABCDEFX
0 %0 %0 %0 %0 %0 %
Vyučujúci:
Dátum poslednej zmeny: 2021-11-09 13:27:00.000
Garant predmetu: doc. Ing. Peter Ševčík, PhD.
Schválil: prof. Ing. Pavel Segeč, PhD.
ZDROJ: https://vzdelavanie.uniza.sk/vzdelavanie/planinfo.php?kod=274637&lng=sk