14 Úvod

Programovateľné logické obvody (PLD-Programmable Logic Device) sú podobne ako PROM (Programable Read-Only Memory) tavné programovateľné obvody, ktoré môžu byť programované zákazníkom a môžu sa použiť na nahradenie kompletného logického obvodu. Na rozdiel od PROM sú taviteľné spoje vnútri PLD použité na prepojenie logických hradiel, klopných obvodov a registrov vnútri integrovaného obvodu PLD pre vytvorenie akejkoľvek požadovanej logickej funkcie.

PLD rozdeľujeme:
   - programovateľné logické pole (PLA-Programmable Logic Array)
   - programovateľné logické pole (PAL-Programmable Array Logic)
   - programovateľný logický sekvenčný obvod (PLS-Programmable Logic Sequencer)
   - mazateľný programovateľný logický obvod (EPLD-Erasable Programmable Logic Device)
Pred skratkami týchto obvodov sa často nachádza F (Field-programmeable), aby bolo zrejmé, že sú užívateľsky programovateľné.[14.1]


14.1 Programovateľné logické obvody

Na obr.14.1 je jednoduchý programovateľný logický obvod (PLD). V princípe sa PLD skladá zo sady logických hradiel prepojených sieťou taviteľných spojov. Väčšina PLD obsahuje adresový dekóder z hradiel AND, ktorým je budené pole hradiel OR. Použitím týchto AND/OR polí je možné implementovať akúkoľvek logickú funkciu vyjadrenú súčtom súčinov. Počas programovania PLD sa niektoré spoje prepália alebo prerušia a ponechajú sa iba prepojenia potrebné pre sformovanie požadovaného logického obvodu.


Obr.14.1 Základný obvod PLD

Na obr.14.1 je vnútorné zapojenie jednoduchého dvojvstupového/štvorvýstupového PLD. Dva neinvertujúce, dva invertujúce hradlá a štyri AND hradlá tvoria dekodér "jedna zo štyroch". Tento dekodér dá do úrovne H (High) len jeden zo štyroch výstupov v závislosti od binárnej kombinácie privedenej na vstupy A a B. Tieto štyri výstupy sa nazývajú súčinové linky, a keďže každé AND hradlo má dva rozdielne vstupy, každá z týchto liniek je jedinečná (,, a ). Pôvodne sú všetky tieto súčinové linky pripojené na každé z OR hradiel cez taviteľné spojky, ako je to zväčšene zobrazené na obr.14.1 . Tieto taviteľné spojky sú v schéme PLD zväčša zobrazené ako "X".
PLD Aplikácia

Väčšina komerčne dostupných PLD má programovateľnú spojku výstupnej polarity spolu s XOR hradlom na každom výstupe, ako je to na obr.14.2 . Táto funkcia sa pridáva pre možnosť invertovania výstupu. Keď je spojka neprerušená, a je privedené na druhý vstup XOR úroveň L, finálny výstup ostáva nezmenený voči vstupu. Keď sa spojka preruší, je na druhom vstupe XOR úroveň H a finálny výstup je voči vstupu XOR invertovaný.[14.1]



Obr.14.2 Programovateľná spojka výstupnej polarity u PLD


Použitie PROM ako PLD

Na obr.14.3 je vnútorná schéma PROM. Napevno zapojené pole hradiel AND vytvára adresový dekodér, ktorý budí programovateľné pole hradiel OR. Vstupy PROM vytvárajú adresu, ktorá zapína (zmení na log.1) len jednu zo 16 súčinových zberníc. Naprogramovanie poľa OR určí, ktoré z výstupov budú na úrovni H alebo L v závislosti od toho, ktoré spoje boli prepálené a ktoré boli ponechané neporušené. [14.1]



Obr.14.3 Vnútorná schéma PROM



14.2 Programovateľné logické pole (PLA)

PROM je ideálna v aplikáciách, kde potrebujeme generovať výstupný kód pre každú možnú kombináciu vstupov. V niektorých aplikáciách však nemusíme chcieť generovať výstupný kód pri určitých vstupných kódoch. Napríklad môžeme chcieť PLD s 8-bitovým vstupom a generovať 2-bitový výstup len pre 12 z 256 možných vstupných kombinácií. Pre uspokojenie týchto požiadaviek výrobcovia vyvinuli PLA. Podľa vnútornej schémy na obr.14.4 môžete vidieť, že PLA má programovateľné AND pole a programovateľné OR pole, vďaka čomu je extrémne mnohostranným logickým obvodom. [14.1]



Obr.14.4 Vnútorná schéma PLA



PLA Aplikácia



14.3 Programovateľné logické pole (PAL)


Ak porovnávame PROM, PLA a PAL, zistíme že PROM má pevne zapojené pole AND a programovateľné pole OR. V PLA sú obidve polia programovateľné. Nevýhodou PLA je, že zložitá vnútorná štruktúra sa ťažko vyrába, kvôli čomu je tento obvod drahší. Takisto sa ťažšie programuje a testuje. PAL má programovateľné AND pole, ktoré budí napevno zapojené OR pole, ako je to vidno z obr.14.5 . Toto zapojenie nie je až také všestranné, ale ľahšie sa vyrába, a preto aj menej stojí. Programovanie PAL je tiež ľahšie, lebo nepoužité súčinové členy zostávajú na L úrovni a nemajú vplyv na výstupy. To znamená, že programátor musí brať do úvahy len adresy, ktoré budú aktivovať výstupy H.[14.1]



Obr.14.5 Vnútorná schéma PAL



14.4 Programovateľný logický sekvenčný obvod (PLS)


PLS poskytujú návrhárovi ešte väčšiu univerzálnosť. Tieto obvody obsahujú klopné obvody, vyrovnávacie pamäte, vstupné a výstupné registre, čo dovoľuje realizovať sekvenčné a kombinačné logické funkcie. [14.1]


14.5 Mazateľný programovateľný logický obvod (EPLD)


Všetky predtým spomínané obvody sa programujú pretavením vnútorných spojov. Keď sa prepáli spoj, nedá sa znovu obnoviť, a preto akákoľvek chyba pri programovaní spôsobí nepoužiteľnosť odvodu. Túto nevýhodu rieši EPLD. Tieto PLD sú podobné EEPROM v tom, že môžu byť elektricky vymazané a znovu naprogramované, lebo ich spoje sú elektronické spínače namiesto taviteľných spojov. [14.1]



Obsah>>>