Vstupno-výstupné bloky

Vstupno-výstupne bloky (IOB) sprostredkúvajú spojenie medzi FPGA a vonkajším prostredím. Každý vonkajší signál vstupuje do FPGA prostredníctvom IOB a každý výstupný signál opúšťa FPGA opäť cez IOB.

Vstupno-výstupný blok obsahuje vstupné a výstupné registre, budiče a prijímače, oneskorovacie linky, obvody impedančného prispôsobenia a ochranné obvody. Vstupné a výstupné registre sú u všetkých FPGA realizované pomocou kombinácie dvoch registrov ta, aby umožňovali vstup a výstup DDR signálov. Samozrejme môžu byť nakonfigurované do bežného režimu SDR.

Výstup signálu je realizovaný voliteľným výstupným registrom za ktorým nasleduje trojstavový budič. Výstup budiča je priamo pripojený na pin FPGA. Trojstavový budič je riadený druhou dátovou cestou podobnou dátovej, ktorá opäť obsahuje voliteľný DDR/SDR register.

Výstupný externý signál je privedený na konfigurovateľný prijímač. Jedná sa o rôzne prijímače pre jednotlivé podporované I/O štandardy nasledované multiplexorom. Výstup prijímača môže byť cez konfigurovateľnú oneskorujúcu linku privádzaný priamo na prepojovaciu maticu FPGA alebo na DDR/SDR vstupný register a potom až na prepojovaciu maticu. Pre vstup diferenciálnych signálov obsahuje prijímač ešte druhý vstup pripojený do susedného I/O bloku.

Ochranné obvody, chránia logiku IOB pred poškodením z vonkajšieho prostredia v dôsledku EMI ( elektromagnetic interference) alebo nesprávneho použitia či zapojenia. Obvody impedančného prispôsobeniaumožňujú prispôsobiť vnútornú impedanciu budiča v FPGA impedanciu externého vedia alebo zakončiť externé vedenie správne prispôsobenou impedanciu. Novšie FPGA podporujú dynamické riadenie zakročovacej impedancie, čo je dôležité napríklad pre pripojenie rôznych variant DDR a QDR rozhraní alebo napríklad aj PCIe.