FPGA

FPGA - súčasť PLD

Programovateľné hradlové polia

Programovateľné hradlové polia sú tvorené veľkým množstvom menších konfigurovateľných blokov všeobecnej logiky, ktoré sú navzájom prepojiteľné prepojovacou maticou. Komunikáciu s vonkajším prostredím zaisťujú vstupno-výstupné bloky. Okrem logických blokov, vstupno-výstupných blokov a prepojovacej matice obsahujú FPGA ešte špeciálne funkčné bloky, ktoré sa u jednoduchších PLD nepoužívali. Napríklad bloky statických pamätí RAM, správy hodinových signálov, špeciálne vstupno-výstupné bloky a podobne.

Logické bloky

Konfigurovateľné logické bloky sú základným stavebným prvkom FPGA. Jedná sa o bloky umožňujúci realizáciu kombinačných a sekvenčných logických funkcií. Bloky majú niekoľko jednotiek až desiatok binárnych vstupov s niekoľkými výstupmi.