11.1 História



Obr.11.1 Robert Noyce

V roku 1958 nezávisle od seba dvaja vynálezcovia vynašli integrovaný obvod. Prvý sa volá Robert Noyce, ktorý v laboratóriu Shockley Semiconductor Laboratory spolu so svojími spolupracovníkmi vynašli proces na prepojenie tranzistorov na spoločnom kremíkovom čipe. Nazvali ho IC, ale keďže tranzistory majú spoločnú kremíkovú podložku dostal prezývku "chip". Druhým človekom bol Jack Kilbey, ktorý prišiel na tento istý princíp v laboratóriách firmy Texas Instrument. Tento prevratný vynález dal počiatok pre miniaturizáciu elektronických obvodov a zároveň aj prvým krokom pre konštrukciu elektronického počítača. Prvý integrovaný obvod mal rozmery 10,6 x 15,8 mm [1].

Logické obvody môžeme rozdeliť na sekvenčné a kombinačné .

11.2 Logický obvod

Logický obvod je zložený z logických členov. Na označovanie logických členov sa používajú schematické značky . Označenie použité na obr.11.2 vychádza z normy ČSN používanej u nás, z normy MIL-STD-806B používanej v USA a IEEE/ANSI štandardu používaného zatiaľ v obmedzenej forme. Tento štandart vznikol v roku 1984 v inštitúte Institute of electrical and Electronic engineers (IEEE)a v inštitúte American Standarts Institute (ANSI), kde sa rozhodli založiť nový štandart pre označovanie logických symbolov. Výhoda nového čtandardu je v použití obdlžníkových resp. šikmých tvarov a používa značenie zodpovedajúce funkcii hradla.[1]


Obr.11.2 Základné logické členy

11.3 Štruktúra logických obvodov

Logické obvody z hľadiska vnútornej štruktúry (zapojenia) môžu byť realizované buď z diskrétnych prvkov (tranzistorov, diód odporov, kondenzátorov), alebo ako integrované logické obvody. Tieto obvody môžu byť ako hybridné v kompaktnom prevedení na keramickej doštičke realizované z čipov aktívnych súčiastok a vrstvových pasívnych súčiastok, alebo v prevedení ako monolitické, kde aktívne a pasívne prvky sú realizované na jednej kremíkovej doštičke. V súčastnej dobe sú najpoužívanejšie monolitické obvody realizované technológiou bipolárnych obvodov a obvodov typu MOS. Podľa množstva prvkkov na jednej polovodičovej doštičke rozdeľujeme logické logické integrované obvody do niekoľkých skupín. Jednotkou (mierkou) stupňa integrácie je tzv. ekvivalentný logický člen. Vychádza sa z predpokladu, že všetky bežné číslicové obvody možno realizovať z určitého počtu dvojvstupových logických členov. Stupeň integrácie logických obvodov je potom nasledovný:

a) malý SSI

b) stredný MSI

c) veľký LSI

11.4 Diódová logika

Diódová logika využíva spínacie vlastnosti diódy. Z voltampérovej charakteristiky je evidentná oblasť rozdielneho odporu v priepustnom smere, kde dióda predstavuje malý odpor a v nepriepustnom smere, kedy je dióda nevodivá a predstavuje veľký odpor. Uvedená skutočnosť je využívaná pri spínaní dvojstavového (binárneho) signálu. Na obr.11.3 je zapojenie dvojvstupového logického súčinu AND. Ak aspoň na jednom zo vstupov (pričom ich počet môže byť n) logická nula, príslušná dióda sa otvorí, pretože jej katóda bude mať nižší potenciál ako anóda. Potenciál anódy príslušnej diódy poklesne, čo sa prenesie na výstup obvodu ako logická nula. Na výstupe bude logická jednotka len vtedy, ak budú všetky diódy uzavreté, čo je splnené za predpokladu, že na všetkých vstupoch budú logické jednotky.[3]




Obr.11.3 Zapojenie logického člena AND


Obr.11.4 Zapojenie logického člena OR

Na obr.11.4 je zapojenie dvojvstupového logického súčtu OR. Stačí aspoň na jednom vstupe logická jednotka, príslušná dióda sa otvorí a úroveň logickej sa prenesie na výstup. Na výstupe je logická nula, ak sú všetky diódy uzavreté, čo je splnené, ak na všetkých vstupoch je úroveň logickej nuly. Počet vstupov môže byť obecne n. Veľkosť odporu R spoločného pre n - vstupov je potrebné voliť v rozmedzí odporov diódy v priepustnom smere RDP a nepriepustnom smere RDZ. Je potrebné rešpektovať maximálny dovolený prúd diód. [4]

Výhoda diódovej logiky spočíva v jednoduchosti, bola jednou z prvých používaných logických obvodov. Jej realizácia je jednoduchá, lacná, potrebujeme pomerne malý príkon. Spínacia rýchlosť závisí od spínacích vlastností použitých diód. Asi najväčším nedostatkom je nerealizovateľnosť logickej negácie. Keďže v týchto obvodoch nie je použitý aktívny prvok, má malý logický zisk (obmedzená možnosť pripojiť viac vstupov na výstup obvodu). [5]

11.5 Tranzistor - tranzistor Logic

Je to čisto tranzistorová verzia štruktúry logických (členov) obvodov. V integrovanom prevedení sú aktívne i pasívne prvky vyrábané rovnakou technológiou. Logika je v súčasnej dobe najrozšírenejšia v oblasti bipolárnych logických integrovaných štruktúr, začínajú sa ale nahradzovať systémami STTL, MOS a CMOS, ktoré majú nižšiu spotrebu a porovnateľnú rýchlosť. Zachovala sa však definícia logických úrovní. Vývojovo vychádza z DTL logiky, kde diódy boli nahradené viacemitorovým tranzistorom obr.11.5


Obr.11.5 Náhrada diód za viacemitorový tranzistor

Viacemitorový tranzistor sa relatívne ľahšie vyrába štandardnou planárnou technológiou, jeho výroba je ekonomickejšia ako niekoľko izolovaných diód. Naviac pri bežnom používaní sú hradla TTL rýchlejšie ako DTL zhruba 2x. Hodnota oneskorenia je okolo 12 ns. Základným hradlom je NAND, ktorý je znázornený na obr.11.6 .[3]


Obr.11.6 Vnútorná štruktúra logického člena NAND

TTL charakteristiky

Takmer všetci výrobcovia digitálnych integrovaných obvodov majú vlastné označovanie štandardných TTL logických členov. Napríklad Fairchild má sériu 9300, Signetics má sériu 8000 a pod. Avšak našťastie bez ohľadu na označenie, všetky TTL obvody sú kompatibilné (majú rovnaké vstupné a výstupné charakteristiky).


Obr.11.7 Logické úrovne TTL obvodov

Na obr.11.7 vidíme aké sú správne výstupné a vstupné logické úrovne logického člena. Na ľavo vidíme, že logický člen musí generovať výstupné napätie tak, aby bolo v rozmedzí minimálnych a maximálnych hodnôt rozpoznaných ako správna logická jednotka alebo nula. (správna úroveň logickej nuly na výstupe = 0 až +0,4 V, správna úroveň logickej jednotky na výstupe = +2,4 až +5 V). Pre správne rozpoznanie logickej vstupnej úrovne musí byť táto úroveň v rozmedzí = 0 až +0,8 V pre logickú nulu a v rozmedzí +2,0 až +5 V pre logickú jednotku.[1]

Typický stratový výkon logického člena

Typical dissipation per gate

Udáva celkový stredný výkon, ktorým môže byť zaťažený jeden logický člen alebo jeden obvod v púzdre v rozsahu pracovných teplôt. Dosahuje hodnôt pre TTL v rozmedzí 1 až 22 mW, typicky 10mW. Predpokladaním, že je strieda signálu 1:1, priemerná spotreba hradla TTL bude

kde POL je stratový výkon pri výstupnej úrovni logická nula a POH je stratový výkon pri výstupnej úrovni logická jednotka.

Doba oneskorenia

Je definovaná na napäťovej úrovni blízkej rozhodovacej úrovni, ako to vyplýva z obr.11.8 a pozostáva z dvoch hodnôt a .


Obr.11.8 Znazornenie doby oneskorenia

kde je doba oneskorenia pri prechode výstupného signálu z H do L, je doba oneskorenia pri prechode výstupného signálu z L do H.

Doba oneskorenia reprezentuje nominálnu hodnotu oneskorenia štandardného TTL hradla. Pre prechod z úrovne logickej jednotky do logickej nuly, tranzistor T1 musí opustiť oblasť saturácie a prejsť do inverznej - aktívnej oblasti, zatiaľ čo T2 a T3 musia prejsť z blízkej oblasti vypnutia (CUTOFF) do saturačnej oblasti. Pre prechod z logickej nuly do logickej jednotky musia obidva tranzistory T2 aT3 opustiť oblasť saturácie a preto je hodnota približne 2 krát väčšia ako .[1]

Logický zisk
Shottkyho logické členy
Vysokorýchlostné logické členy
Logické členy s otvoreným kolektorom
Logické členy TTL s trojstavovým výstupom

 


Obsah>>>